• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer dielektrischen Struktur, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobei der Gatestapel eine oder mehrere Gatemetallschichten aufweist, die ein Gatemetall umfassen, wobei das Gatemetall durch ein chemisches Ätzen von der Gatestapeloberfläche aus ausgenommen wird, wird bereitgestellt. Das Verfahren beinhaltet die selektive Oxidation des Gatemetalls des Gatestapels zum Ausbilden einer glatten Seitenwand auf dem Gatestapel und das Abscheiden einer Gateabstandsschicht auf dem Gatestapel.
    公开号:DE102004004594A1
    申请号:DE200410004594
    申请日:2004-01-29
    公开日:2004-09-09
    发明作者:Ramachandra Divakaruni；Oleg Gluschenkov；Rajeev Malik；Ravikumar Ramachandran；Hongwen Yan；Haining Yang
    申请人:Infineon Technologies AG；International Business Machines Corp；
    IPC主号:H01L21-28
    专利说明:
    [0001] Die vorliegende Erfindung betrifftVerfahren zum Herstellen von Halbleiterbauelementen, die es ermöglichen,eine parasitäreKapazitätzu reduzieren und einen Schutz gegen Oxidation zu verbessern.
    [0002] Dadurch, dass Bauelemente verkleinertwerden und neue Metalle, wie etwa Wolfram (W), für Halbleiter erforderlich werden,wird es schwieriger, die Oxidation des Gatemetalls zu steuern undin Kauf zu nehmen. Die Ausbildung von Metalloxid während derselektiven Oxidation des Gatemetalls führt dazu, dass Seitenwände desGates aufgrund des Heraustretens des dort entstehenden Metalloxidsan der Stelle des Gatemetalls Grate und Höcker aufweisen. Wenn dann eineAbstandsschicht (Spacer) abgeschieden wird, ist sie im allgemeinenan den Seitenwändendes Gates, wo das Metalloxid heraustritt, dünner. Eine dünnere Abstandsschichtkann währendder folgenden Oxidabscheidung und dem Dampfausheizen zu einer Oxidationdes Gatemetalls und zu Unterbrechungen oder Kurzschlüssen im Gatemetallführen.
    [0003] Ein Diagramm des Gatestapels einestypischen Transistors 100 ist in 1 gezeigt, wobei der Stapel Gatekappennitrid 105,leitendes Metall 104 (wie etwa W oder WSix) und Polysilizium 103 umfaßt. EinGateoxid 102 trennt den Gatestapel vom Si-Substrat 101.Die Form des Stapels wird durch die lithographische Maskierung unddas reaktive Ionenätzen "RIE" definiert. Die Seitenwand 109 desGatestapels ist nach der Ausbildung des Stapels, aber vor der selektivenOxidation, normalerweise glatt.
    [0004] Unter Bezugnahme auf 2 wird in der Regel nach dem Ausbildendes Stapels ein selektives Oxidationsausheizen durchgeführt, umdie Zuverlässigkeitdes Gateoxids zu verbessern. Währenddes Oxidationsausheizens wird auch die Oberfläche des Metalls 204 oxidiert,und das Metalloxid 206 tritt aufgrund der Volumenexpansionteilweise zu den Seiten des Stapels heraus.
    [0005] Wie in 3 gezeigt,wird nach der selektiven Oxidation und Ionenimplantierungen aufdem Stapel eine Gateabstandsschicht 307 (üblicherweise Si3N4)abgeschieden. Es wird eine unstrukturiertes RIE-Ätzen durchgeführt, umdas Si3N4 von der Oberflächedes Gateoxids zu entfernen. Die Abstandsschicht 307 wirdaufgrund des Heraustretens des Metalloxids 306 in einerdünnerenSchicht auf dem Gatemetall 304 abgeschieden. Diese dünnere Abstandsschichtführt während derfolgenden Oxidabscheidung unter dem folgenden Dampfausheizen zu einerunerwünschtenZunahme bei der Oxidation des Metalls und verursacht möglicherweiseauch unerwünschteKurzschlüssezwischen Gatemetall und Gatemetall oder zwischen Wortleitung undBitleitung.
    [0006] Es besteht ein Bedarf an einem Prozeß zur Halbleiterherstellung,der das Dünnerwerdender Gateabstandsschicht auf dem Gatemetall aufgrund des Heraustretensdes Metalloxids verhindert.
    [0007] Die vorliegende Erfindung stellteine Ausführungsformeines Verfahrens zum Herstellen eines Halbleiterbauelements miteiner dielektrischen Struktur bereit, auf der ein Gatestapel miteiner Gatestapeloberflächeausgebildet wird. Der Gatestapel enthält eine oder mehrere Gatemetallschichten,die ein Gatemetall umfassen. Das Herstellungsverfahren beinhaltetdas seitliche Ausnehmen des Gatemetalls von der Gatestapeloberfläche ausdurch chemisches Ätzen.
    [0008] Außerdem kann das chemische Ätzen durch einGas oder eine Nassätzlösung erfolgen.
    [0009] Das obige Verfahren beinhaltet bevorzugt weiterhindie selektive Oxidation des Gatemetalls, um eine glatte oder flacheSeitenwand des Gatestapels auszubilden. Es beinhaltet vorteilhafterweise auchdas Abscheiden einer Abstandsschicht auf der glatten Seitenwanddes Gatestapels.
    [0010] Das Verfahren beinhaltet außerdem bevorzugtein Halbleiterbauelement, besonders bevorzugt mit Transistoren,das eine dielektrische Struktur umfaßt, auf der ein Gatestapelmit einer Gatestapeloberflächeausgebildet wird. Bevorzugt weist der Gatestapel eine oder mehrereGatemetallschichten auf, die ein von der Gatestapeloberfläche ausausgenommenes Gatemetall umfassen.
    [0011] Gemäß einer Ausführungsformumfaßtdas Halbleiterbauelement eine dielektrische Struktur, auf der einGatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobeider Gatestapel nach der selektiven Oxidation des Gatemetalls flacheSeitenwändedes Gatestapels aufweist.
    [0012] Bei einer weiteren Ausführungsformkann das oben beschriebene Halbleiterbauelement einen auf den flachenSeitenwändendes Stapels abgeschiedene Abstandsschicht enthalten.
    [0013] 1 istein Diagramm eines Profils eines Gatestapels eines typischen Transistorsvor dem selektiven Oxidationsausheizen;
    [0014] 2 istein Diagramm eines Profils eines Gatestapels eines typischen Transistors,das ein währenddes selektiven Oxidationsausheizens ausgebildetes Metalloxid zeigt;
    [0015] 3 istein Diagramm eines Profils eines Gatestapels eines typischen Transistorsnach der Abscheidung einer Abstandsschicht auf dem Gate;
    [0016] 4 istein Diagramm eines Profils eines Gatestapels eines typischen Transistorsnach dem Ausnehmen von Gatemetall aus der Seitenwand des Stapelsgemäß einerAusführungsformder vorliegenden Erfindung;
    [0017] 5 istein Diagramm eines Profils eines Gatestapels eines typischen Transistorsnach der selektiven Oxidation gemäß einer Ausführungsformder vorliegenden Erfindung;
    [0018] 6 istein Diagramm eines Profils eines Gatestapels eines typischen Transistorsnach der Abscheidung einer Gateabstandsschicht gemäß einerAusführungsformder vorliegenden Erfindung;
    [0019] 7 istein Diagramm eines Profils eines Gatestapels und von Bitleitungsmetallfür einentypischen Transistor, das einen Bereich reduzierter parasitärer Kapazität gemäß einerAusführungsformder vorliegenden Erfindung zeigt; und
    [0020] 8 istein Diagramm eines Profils eines Gatestapels und von Bitleitungsmetalleines typischen Transistors mit ausgenommenem Gatemetall, das einenBereich reduzierter parasitärerKapazität gemäß einerAusführungsformder vorliegenden Erfindung zeigt.
    [0021] Der Ausdruck "parasitäre Kapazität", wie er hier verwendet wird, bezeichneteine Kapazitätzwischen Gatemetall und Gatemetall oder Gatemetall und Bitleitung.Die Kapazitätsteht in direkter Beziehung zu der Dielektrizitätskonstante des die Komponententrennenden Dielektrikums und steht in umgekehrter Beziehung zumräumlichenAbstand. Durch das Ausnehmen des Gatemetalls wird somit der räumlicheAbstand vergrößert unddadurch die parasitäreKapazitätreduziert.
    [0022] Die Ausdrücke "glatt" und "flach", wie sie hier austauschbar verwendetwerden, bezeichnen die relative Abwesenheit von Graten, Höckern undTälern aufeiner Oberfläche.Gemäß der vorliegendenErfindung bedeutet die Verwendung von "glatt" oder "flach", um die durch das hier vorgestellteVerfahren der Halbleiterherstellung erzeugte Wand des Gatestapelszu beschreiben, nicht, dass sich in einer derartigen Wand des Gatestapelsabsolut keine Grate, Höckeroder Tälerbefinden. Diese Ausdrückewerden lediglich verwendet, um zu veranschaulichen, dass die Stärke derartigerGrate, Höckeroder Tälerin der Wand des Gatestapels gegenüber einer Wand des Gatestapels,die unter Verwendung von bisher bekannten Verfahren mit einem Heraustretenvon Metalloxid hergestellt werden, die derartige Grate, Höcker oderTäler erzeugen,signifikant verringert ist.
    [0023] Die Ausdrücke "dünn" und "dick", wie sie hier verwendetwerden, sind relative Ausdrücke.Insbesondere bezieht sich die Verwendung von "dünner", um die Dicke derAbstandsschicht in den Bereichen des Heraustretens von Metalloxidvon Halbleitern zu beschreiben, die unter Verwendung typischer Verfahrendes Stands der Technik hergestellt werden, auf eine relativ reduzierteDicke der Abstandsschicht in derartigen Bereichen im Gegensatz zuanderen Bereichen des gleichen Halbleiters. Dies ist auch im Vergleichzu der relativ dickeren Abstandsschicht im Bereich des Metalloxidseines ähnlichenHalbleiters, der unter Verwendung eines Verfahrens der vorliegendenErfindung hergestellt wird.
    [0024] Der Ausdruck "gleichmäßig" wird hier zum Beschreiben einer SchichtbildunggleichförmigerDicke verwendet. Es versteht sich, dass das gleichmäßige Abscheideneiner Beschichtung nicht bedeutet, dass die Substanz in allen Bereicheneine identische Dicke aufweist. Eine derartige Verwendung von "gleichmäßig" soll eine allgemeingleiche Gesamtdicke vermitteln ohne bestimmte Bereiche unerwünscht reduzierterDicke, wie sie vorwiegend an Gateabstandsschichten über Heraustretungenvon Metalloxid in typischen Halbleiterbauelementen auftreten.
    [0025] Der Ausdruck "reaktives Ionenätzen" ("RIE") wird hier dazuverwendet, Ätzverfahrenzu bezeichnen, die Prinzipien des Plasmaätz- und Ionenstrahlätzens kombinieren.Durch die Kombination ergeben sich die Vorzüge des chemischen Plasmaätzens zusammenmit den Vorzügeneines gerichteten Ionenfräsens.
    [0026] Es wird vorteilhafterweise ein neuesProzeßverfahrenbereitgestellt, um das Gatemetall während oder nach dem RIE desGatestapels auszunehmen, so dass die Seitenwände des Gatestapels nach einemselektiven Oxidationsausheizen relativ flach sind. Es kann vorteilhaftsein, das Gatemetall so auszunehmen, dass eine dickere Abstandsschicht(d.h. Siliziumnitrid) auf dem Gatemetall ausgebildet wird, um eineunerwünschteOxidation des Gatemetalls zu verhindern oder zu reduzieren. DieserProzeß reduziertaußerdemdie parasitäreKapazitätvon Gatemetall zu Gatemetall oder von Gatemetall zu Bitleitung. Dadie parasitäreKapazitätdie Arbeitsgeschwindigkeit des Bauelements vermindert, ist ihreReduzierung von erheblichem Vorteil.
    [0027] Gemäß einer Ausführungsformder Erfindung wird ein Prozeß bereitgestelltzum vorteilhaften Ausnehmen des Gatemetalls von der Gatestapeloberfläche ausdurch ein chemisches Ätzenselektiv zum Metall, wie in 4 angedeutet. Ätzchemikalien können gasförmige odernasse Lösungensein. Das Ätzenzur Ausnehmung des Metalls kann während oder nach dem RIE desGatestapels ausgeführtwerden. Ein beispielhafter Gatestapel umfasst ein Gatekappennitrid 405,leitendes Metall 404 (wie etwa W oder WSix) und Polysilizium 403.
    [0028] Wenngleich die Figuren Si3N4, W,WSix, PolySi und Si durchgehend als Komponenten des Halbleiterbauelementsspezifizieren, versteht sich, dass die Figuren nur beispielhafterNatur sind und dass anstelle der gezeigten andere Elemente und Verbindungenverwendet werden können.
    [0029] Ein Gateoxid 402 trenntden Gatestapel vom Si-Substrat 401. Die Form des Gatestapelswird durch die lithographische Maskierung und RIE definiert. DieSeitenwand 409 des Gatestapels, die normalerweise glattist, wird statt dessen gemäß einer Ausführungsformder vorliegenden Erfindung vom Rest der Stapelseitenwand 409 ausan der Gatemetalloberfläche 410 ausgenommen.
    [0030] Das Gatemetall wird bevorzugt unterVerwendung einer chemischen Nass- oder Gasätzen ausgenommen. Diese Ätztechnikensind dem Durchschnittsfachmann wohlbekannt. Die Verwendung bekannter Ätztechnikenzum Ausnehmen des Gatematerials vor der selektiven Oxidation istein vorteilhafter Aspekt der vorliegenden Erfindung.
    [0031] Ein Profil eines Gatestapels einestypischen Transistors nach selektiver Oxidation gemäß einer Ausführungsformder vorliegenden Erfindung wird in 5 vorgestellt.Man beachte, dass die Seitenwand des Gatestapels 509 durchdas Füllender Ausnehmung des Gatemetalls durch den selektiven Oxidationsprozeß mit Metalloxid 506 erheblichgeglättet wird.Die Seitenwand des Gatestapels 509 ist nicht nur im Vergleichzur Seitenwand 409 vor der selektiven Oxidation geglättet oderabgeflacht worden (wie in 4),sondern auch im Vergleich zu der nach der selektiven Oxidation ineinem repräsentativenProzeß desStands der Technik ausgebildeten Seitenwand 209 (wie in 2 dargestellt).
    [0032] Ein Diagramm eines Profils einesGatestapels eines typischen Transistors nach der Abscheidung einerGateabstandsschicht 607 gemäß einer Ausführungsformder vorliegenden Erfindung ist in 6 gezeigt.Man beachte die verbesserte Dicke der Abstandsschicht über demGatemetalloxid 606 im Gegensatz zu einer typischen, relativ dünnen Gateabstandsschicht 307 desStands der Technik (wie in 3 dargestellt).Diese verbesserte Dicke ist ein direktes Ergebnis der glatten Seitenwanddes Gatestapels, die durch das erste Ätzen des Gatemetalls zum Ausbildeneiner Ausnehmung und die nachfolgende selektive Oxidation, die zumFüllender so ausgebildeten Ausnehmung dient, hergestellt wird.
    [0033] Wie hier beschrieben, kann das Gatemetall 604 auchso ausgenommen werden, dass eine dickere Abstandsschicht 607 aufder Seitenwand des Gatestapels überdem Gatemetalloxid ausgebildet wird, um vorteilhafterweise die Oxidationdes Metalls zu verhindern, und in Abhängigkeit vom Widerstand des Metallsgegenübereiner Oxidation. Beispielsweise lässt sich Wolframmetall (W)leichter oxidieren als WSix, und somit wird dafür bevorzugt eine dickere Abstandsschichtverwendet.
    [0034] Dieser Prozeß reduziert außerdem dieparasitäreKapazitätder Gateelektrode durch Vergrößern derDicke der Abstandsschicht zwischen den Gatemetallen und der Dickeder Abstandsschicht zwischen Bitleitungsmetall 708 undGatemetall 704, wie in 7 gezeigt.Die parasitäreKapazitätverlangsamt die Arbeitsgeschwindigkeit des Bauelements. Unter Verwendungdes erfindungsgemäßen Schritts desAusnehmens des Gatemetalls 704 vor der selektiven Oxidationist ein beispielhafter Bereich reduzierter parasitärer Kapazität 709 erzeugtworden. Der reduzierte Leckstrom von Elektronen zwischen dem Bitleitungsmetallund dem Gatestapel ist ein vorteilhaftes Ergebnis der vorliegendenErfindung.
    [0035] 8 istein Diagramm eines Profils eines Gatestapels und eines Bitleitungsmetalls 808 eines typischenTransistors mit ausgenommenem Gatemetall 804, das einenBereich reduzierter parasitärerKapazität 809 gemäß einerAusführungsformder vorliegenden Erfindung zeigt. Wie in 7 wird die parasitäre Kapazität der Gateelektrode reduziert,indem die Dicke der Abstandsschicht 807 zwischen den Gatemetallen 804 undzwischen dem Gatemetall 804 und dem Bitleitungsmetall 808 vergrößert wird.Die im Bereich 809 gemessene parasitäre Kapazität wurde durch die resultierendeVergrößerung derDicke der Abstandsschicht 807 zumindest teilweise aufgrund derAusnehmung des Gatematerials 804 erzeugt.
    [0036] Wenngleich die Erfindung hier unterBezugnahme auf bestimmte Ausführungsformenbeschrieben worden ist, versteht es sich, dass diese Ausführungsformenfür diePrinzipien und Anwendungen der vorliegenden Erfindung lediglichbeispielhaft sind. Es versteht sich deshalb, dass an den veranschaulichendenAusführungsformenzahlreiche Modifikationen vorgenommen werden können und dass man andere Anordnungenentwerfen kann, ohne von dem Geist und Umfang der vorliegenden Erfindung abzuweichen,wie sie durch die beigefügtenAnsprüchedefiniert werden.
    权利要求:
    Claims (9)
    [1] Verfahren zum Herstellen eines Halbleiterbauelements,wobei das Halbleiterbauelement eine dielektrische Struktur ist,auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildetwird, wobei der Gatestapel eine oder mehrere Gatemetallschichten aufweist,die ein Gatemetall umfassen, wobei das Herstellungsverfahren folgendesumfaßt: Ausnehmendes Gatemetalls von der Gatestapeloberfläche aus durch chemisches Ätzen.
    [2] Verfahren nach Anspruch 1, wobei die chemische Ätzen durcheine gasförmige Ätzlösung erfolgt.
    [3] Verfahren nach Anspruch 1, wobei das chemische Ätzen durcheine Nassätzlösung erfolgt.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, weiterhin umfassendeine selektive Oxidation des Gatemetalls des Gatestapels, um eineSeitenwand auszubilden.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassendein Abscheiden einer Gateabstandsschicht am Gatestapel.
    [6] Verfahren nach Anspruch 4, wobei die Seitenwand eineglatte Seitenwand ist.
    [7] Halbleiterbauelement mit einer dielektrischen Struktur,auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildetwird, wobei der Gatestapel eine oder mehrere Gatemetallschichtenaufweist, die ein von der Gatestapeloberfläche aus ausgenommenes Gatemetallumfassen.
    [8] Halbleiterbauelement nach Anspruch 7, weiterhin umfassendeine flache Seitenwand des Stapels nach der selektiven Oxidationdes Gatemetalls.
    [9] Halbleiterbauelement nach Anspruch 8, weiterhin umfassendeine gleichmäßig aufder flachen Seitenwand des Stapels abgeschiedene Gateabstandsschicht.
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101699154B1|2017-01-23|반도체 디바이스에서의 대체 금속 게이트 공정을 사용한 자기 정렬 콘택 형성 방법
    US9209178B2|2015-12-08|finFET isolation by selective cyclic etch
    US20180226482A1|2018-08-09|Metal Gate Structure
    US6500756B1|2002-12-31|Method of forming sub-lithographic spaces between polysilicon lines
    DE19516339B4|2006-03-16|Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
    US6524931B1|2003-02-25|Method for forming a trench isolation structure in an integrated circuit
    US7723235B2|2010-05-25|Method for smoothing a resist pattern prior to etching a layer using the resist pattern
    EP1761952B1|2012-10-24|Verwendung verschiedener gate-dielektrika mit nmos- und pmos-transistoren einer integrierten komplemetären metalloxidhalbleiterschaltung
    US6524901B1|2003-02-25|Method for forming a notched damascene planar poly/metal gate
    US7361561B2|2008-04-22|Method of making a metal gate semiconductor device
    US7501674B2|2009-03-10|Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
    US4807013A|1989-02-21|Polysilicon fillet
    US6333223B1|2001-12-25|Semiconductor device and method of manufacturing the same
    US6812111B2|2004-11-02|Methods for fabricating MOS transistors with notched gate electrodes
    JP2968180B2|1999-10-25|集積回路の形成方法
    US6812115B2|2004-11-02|Method of filling an opening in a material layer with an insulating material
    KR100614803B1|2006-08-22|Capacitor manufacturing method
    KR100546378B1|2006-01-26|리세스 채널을 가지는 트랜지스터 제조 방법
    US7064400B2|2006-06-20|Semiconductor device and process for producing the same
    US7902572B2|2011-03-08|Field effect transistor and method for manufacturing the same
    KR100471407B1|2005-03-14|폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법
    US6716766B2|2004-04-06|Process variation resistant self aligned contact etch
    US6987056B2|2006-01-17|Method of forming gates in semiconductor devices
    JP2007096353A|2007-04-12|集積回路においてトレンチアイソレーション構造を形成する方法
    US20050167750A1|2005-08-04|Methods and structures for planar and multiple-gate transistors formed on SOI
    同族专利:
    公开号 | 公开日
    US6908806B2|2005-06-21|
    US20040150056A1|2004-08-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-09-09| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-29| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |
    2009-11-19| 8139| Disposal/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]